je.st
news
ASIC Designer Concepteur ASIC
2015-07-17 19:03:46| Space-careers.com Jobs RSS
MDAs Digital Department is looking for engineers with experience in the design of large ASICs. These ASICs will be at the heart of a complex digital signal processing unit that will be part of new generation communication satellites. Knowledge of VHDL or Verilog and associated design tools for the preliminary FPGA implementation is essential. Candidates must have experience in ASIC synthesis timing analysis. Responsibilities Knowledge of Synplify, Xilinx Vivado,Modelsim, Synopsys DC Ultra, Synopsys PrimeTime Knowledge of UnixLinux environment and script languages CShell, Tcl Comfortable for doing lab debugging Exposure to space radiation effects on electronic components Knowledge of AMBA AXI4, CANBus, SpaceWire, 1553 digital busses, Serdes Familiarity with automated verification techniques for test benches Exposure to Microsemi Libero Designer, System Verilog, UVM Experience with communication systems Matlab Requirements Electrical Engineering EE or equivalent Bachelors degree Ten 10 years or more of experience designing ASICs Strong interpersonal skills and an ability to work well in a team. Excellent verbal and written communication skills in French and English. Le service numrique de MDA est la recherche dingnieurs avec une exprience en conception de grands ASIC. Ces ASIC seront au cur dun grand processeur de signaux numriques complexe qui fera partie des satellites de tlcommunications de la nouvelle gnration. La connaissance de VHDL ou de Verilog et des outils de conception connexes pour limplmentation prliminaire FPGA est essentielle. Les candidats doivent avoir de lexprience en synthse ASIC et en analyse de temps. Responsabilits Connaissance de Synplify, Xilinx Vivado,Modelsim, Synopsys DC Ultra, Synopsys PrimeTime Connaissance de lenvironnement UnixLinux et des langages de script CShell, Tcl laise effectuer du dbogage de laboratoire Exposition aux effets du rayonnement spatial sur les composants lectroniques Connaissance dAMBA AXI4, CANBus, SpaceWire, 1553 digital busses, Serdes Familiarit avec les techniques de vrification automatises pour les bancs dessai Exposition Microsemi Libero Designer, System Verilog, UVM Exprience avec les systmes de communication Matlab Exigences Baccalaurat en gnie lectrique ou quivalent Dix 10 ans ou plus dexprience en conception ASIC Excellentes habilets en communications interpersonnelles et capacit de bien travailler en quipe. Excellentes aptitudes communiquer en franais et en anglais, loral et lcrit.
Tags: designer
asic
concepteur
Category:Transportation and Logistics